Darkcity
17-01-2008, 08:18:54
Joseph Ashwood apresentou um design de memória não-volátil inspirado amplamente junto aos processadores multinucleares e junto à fibra óptica. Afirma que pode-se assim acessar os vários bits em paralelo.
Essa história parece às vezes boa demais para ser verdadeira. Um criptoanalista concebe uma nova arquitetura de memória em sua garagem e decide patenteá-la. Estávamos a ponto de varrer esta notícia quando soube-se que a Universidade de Carnegie Mellon, Philadelphia, interessou-se pelos trabalhos e confirmou o avanço que representava esse novo design.
De forma simples, uma memória é composta de linhas e colunas. O quadrilátero representado forma células nas quais são armazenadas as informações. O Sr. Ashwood colocou um controlador inteligente ao lado de cada linha, gerindo assim mais uma centena de acessos paralelos na mesma linha. A conseqüência direita disso é o crescimento da taxa.
Não é a primeira vez que a memória é gerida de forma paralela. O DDR que utilizamos todos os dias gere vários bits simultaneamente. No entanto, o design em questão une-se, em primeiro lugar, à integração em memórias não-voláteis com as flash e a vantagem de ter uma taxa teórica de 16 GB/s.
É necessário relativizar esses resultados explicando que ainda não há um modelo fisicamente produzido. É apenas um desenho no papel e que foi verificado através de software. O Sr. Ashwood procura agora companhias que estejam prontas para comprar a sua licença e materializar seu projeto.
Além disso, os primeiros testes virtuais indicaram um crescimento do tempo de acesso a uma célula. Esse problema no entanto é compensado pelo número de acessos paralelos.
O design também altera a concepção das células sem que saiba o que isso significa realmente. De acordo com o Sr. Ashwood, essa tecnologia seria facilmente transportada nas cadeias de produção atuais e espera a validação de sua patente. Fala-se, no entanto, de uma tecnologia que permitiria melhorar sensivelmente os yields correspondentes ao rendimento de um método de gravação, ou seja, a proporção de chips funcionais por wafer de silício... e a duração de vida de uma célula.
Agora, resta saber se essa tecnologia é apenas um anúncio de um engenheiro que procura fama ou se acabamos de assistir ao início da revolução no mundo da memória não-volátil.
Fonte:
http://www.forumpcs.com.br/noticia.php?b=229198
Essa história parece às vezes boa demais para ser verdadeira. Um criptoanalista concebe uma nova arquitetura de memória em sua garagem e decide patenteá-la. Estávamos a ponto de varrer esta notícia quando soube-se que a Universidade de Carnegie Mellon, Philadelphia, interessou-se pelos trabalhos e confirmou o avanço que representava esse novo design.
De forma simples, uma memória é composta de linhas e colunas. O quadrilátero representado forma células nas quais são armazenadas as informações. O Sr. Ashwood colocou um controlador inteligente ao lado de cada linha, gerindo assim mais uma centena de acessos paralelos na mesma linha. A conseqüência direita disso é o crescimento da taxa.
Não é a primeira vez que a memória é gerida de forma paralela. O DDR que utilizamos todos os dias gere vários bits simultaneamente. No entanto, o design em questão une-se, em primeiro lugar, à integração em memórias não-voláteis com as flash e a vantagem de ter uma taxa teórica de 16 GB/s.
É necessário relativizar esses resultados explicando que ainda não há um modelo fisicamente produzido. É apenas um desenho no papel e que foi verificado através de software. O Sr. Ashwood procura agora companhias que estejam prontas para comprar a sua licença e materializar seu projeto.
Além disso, os primeiros testes virtuais indicaram um crescimento do tempo de acesso a uma célula. Esse problema no entanto é compensado pelo número de acessos paralelos.
O design também altera a concepção das células sem que saiba o que isso significa realmente. De acordo com o Sr. Ashwood, essa tecnologia seria facilmente transportada nas cadeias de produção atuais e espera a validação de sua patente. Fala-se, no entanto, de uma tecnologia que permitiria melhorar sensivelmente os yields correspondentes ao rendimento de um método de gravação, ou seja, a proporção de chips funcionais por wafer de silício... e a duração de vida de uma célula.
Agora, resta saber se essa tecnologia é apenas um anúncio de um engenheiro que procura fama ou se acabamos de assistir ao início da revolução no mundo da memória não-volátil.
Fonte:
http://www.forumpcs.com.br/noticia.php?b=229198